Doctorado en

Tecnologías Industriales e Informáticas

Doctorado en Tecnologías Industriales e Informáticas Doctorado en Tecnologías Industriales e Informáticas

Máxima puntuación en docencia y Empleabilidad Ranking QS Stars

Top 5 Universidades privadas Españolas Ranking Forbes University 2022

Máxima puntuación en enseñanza online Ranking QS Stars

Máxima puntuación en empleabilidad e inclusividad Ranking QS Stars

2ª Universidad española en docencia U-Ranking

Entre las 6 mejores U. Privadas en España Fundación CyD

3ª Universidad privada española en transparencia Fundación CyT

Formamos investigadores capaces de trabajar en entornos competitivos e internacionales

Las Tecnologías Industriales e Informáticas tienen una gran importancia en numerosos sectores y resultan clave para la competitividad de las empresas. El Doctorado en Tecnologías Industriales e Informáticas incluye las líneas de investigación en Tecnologías Industriales y en Tecnologías Informáticas, donde se tratan varios temas de investigación punteros como la recuperación de energía en vehículos, el análisis y fabricación de nuevos materiales o la aplicación de la informática en el entorno espacial, entre otras.

Acceso y admisión al programa de doctorado


Perfil de ingreso

El perfil recomendado de ingreso al presente programa de Doctorado es el de un egresado en alguna titulación de la rama de Ingeniería Industrial (Tecnologías Industriales, Mecánica, Electrónica, Automóvil, …) o en titulaciones afines a las líneas de investigación del programa (Ingeniería Informática, Ingeniera de Telecomunicación, Ingeniería de Materiales, C.C. Físicas, C.C. Químicas) y que además aporte el haber realizado al menos 60 ECTS de nivel de máster en temas relacionados con la temática del doctorado (Ingeniería Industrial en sus distintas vertientes, Ingeniería Informática, Ingeniera de Telecomunicación, Ingeniería de Materiales, C.C. Físicas, C.C. Químicas), a juicio de la Comisión Académica.

Requisitos y criterios de admisión

Con carácter general, para el acceso a un programa oficial de doctorado será necesario estar en posesión de los títulos oficiales españoles de Grado, o equivalente, y de Máster Universitario (oficial) Asimismo podrán acceder quienes se encuentren en alguno de los siguientes supuestos:

  • a) Estar en posesión de un título universitario oficial español, o de otro país integrante del Espacio Europeo de Educación Superior, que habilite para el acceso a Máster de acuerdo con lo establecido en el artículo 16 del Real Decreto 1393/2007, de 29 de octubre y haber superado un mínimo de 300 créditos ECTS en el conjunto de estudios universitarios oficiales, de los que, al menos 60, habrán de ser de nivel de Máster.
  • b) Estar en posesión de un título oficial español de Graduado o Graduada, cuya duración, conforme a normas de derecho comunitario, sea de al menos 300 créditos ECTS. Dichos titulados deberán cursar con carácter obligatorio los complementos de formación a que se refiere el artículo 7.2 del RD 99/2011, salvo que el plan de estudios del correspondiente título de grado incluya créditos de formación en investigación, equivalentes en valor formativo a los créditos en investigación procedentes de estudios de Máster.
  • c) Los titulados universitarios que, previa obtención de plaza en formación en la correspondiente prueba de acceso a plazas de formación sanitaria especializada, hayan superado con evaluación positiva al menos dos años de formación de un programa para la obtención del título oficial de alguna de las especialidades en Ciencias de la Salud.
  • d) Estar en posesión de un título obtenido conforme a sistemas educativos extranjeros, sin necesidad de su homologación, previa comprobación por la universidad de que éste acredita un nivel de formación equivalente a la del título oficial español de Máster Universitario y que faculta en el país expedidor del título para el acceso a estudios de doctorado. Esta admisión no implicará, en ningún caso, la homologación del título previo del que esté en posesión el interesado ni su reconocimiento a otros efectos que el del acceso a enseñanzas de Doctorado.
  • e) Estar en posesión de otro título español de Doctor obtenido conforme a anteriores ordenaciones universitarias.
  • f) Estar en posesión del título de Licenciado, Ingeniero o Arquitecto, titulaciones todas anteriores a la regulación del RD 1393/2007, conforme a lo establecido en la normativa sobe equivalencia de las titulaciones oficiales españoles anteriores alas reguladas en el Real Decreto 1393/2007, de 29 de octubre a efectos de su acceso a estudios oficiales de doctorado regulados en el RD 99/2011, aprobada por la Comisión de Gobierno de la Universidad Antonio de Nebrija con fecha 19/01/2016.

Se establece el siguiente baremo para el acceso a dichos programas de doctorado:

  • [4 puntos] Currículum Vitae del candidato y experiencia previa en temas de investigación.
  • [3 puntos] Entrevista personal con el Coordinador del programa de doctorado, que documentará mediante informe justificativo. Esta entrevista podrá realizarse por medios telemáticos cuando el candidato sea admitido en la modalidad de tiempo parcial.
  • [3 puntos] Adecuación del perfil del candidato a alguna línea de investigación adscrita a este Doctorado de entre las que consten en el registro de grupos de investigación de la OTRI.
Solicitud
  • Solicitud cumplimentada y firmada
  • Un Currículo Vitae actualizado
  • Copia compulsada del título de grado (o licenciatura)*
  • Copia compulsada del título de Máster oficial*
  • Copia compulsada del certificado del plan de estudio de los estudios de Máster (o similar)*
  • Copia compulsada del certificado académico del Grado*
  • Copia compulsada del certificado de la universidad de origen que acredite la posibilidad de acceso a estudios de doctorado en su país desde la titulación obtenida (en caso de estudios extranjeros).
  • Fotocopia DNI (españoles) o pasaporte (extranjeros)
  • Una foto (formato carné)

Enviar la solicitud con toda la documentación por correo electrónico a [email protected]

* En caso de diplomas no europeos: "apostilla" en documentos expedidos en países que han suscrito el Convenio de la Haya o legalización por vía diplomática, en los demás casos
**Si la documentación no haya sido expedida en castellano, deberá acompañarse de la correspondiente traducción jurada oficial

Admisión y matriculación

Enviar la solicitud de admisión cumplimentada y las reclamaciones a [email protected]


  • 1 - 23 septiembre
    Enviar por correo electrónico la solicitud de admisión cumplimentada y firmada junto con la documentación requerida del programa
  • 26 – 29 de septiembre
    Notificación por correo electrónico de la resolución provisional de admitidos en el doctorado.
  • 26 - 29 de septiembre
    Disposición de un plazo de tres días, desde la notificación de la resolución provisional de admitidos, para presentar por correo electrónico cualquier reclamación.
  • Hasta el 2 de octubre
    Resolución de las reclamaciones.
    Notificación por correo electrónico del listado definitivo de admitidos.
  • 26 de septiembre a 13 de octubre
    En caso de ser admitido/a, enviar la solicitud cumplimentada y firmada junto con la documentación remitida anteriormente en el proceso de admisión, por correo postal a:

    Universidad Nebrija – Escuela de Doctorado
    Campus de La Berzosa
    28240 Hoyo de Manzanares (Madrid).

    En caso de no aportar la documentación requerida en el plazo establecido, la Escuela de Doctorado procederá a la anulación de la solicitud de matrícula.
  • 3 a 28 de octubre
    Automatriculación a través de la aplicación Universitas XXI.
    Enviar por correo electrónico ([email protected] y [email protected]) el justificante del pago correspondiente a los derechos de inscripción y derechos de tutela anual en el doctorado.
    Los estudiantes que resulten admitidos y no formalicen la matrícula en el plazo indicado por la Escuela de Doctorado, perderán la plaza en el programa.
Procedimientos asignación tutor/director de tesis Tasas académicas del programa de doctorado

En cada curso académico, hasta la lectura de la tesis, el estudiante deberá renovar la matrícula en el periodo establecido.

  • En el primer año el doctorando ha de abonar los derechos de inscripción y los derechos de tutela anual:
    • Tiempo completo: 450€ de Derechos de Inscripción y 1100€ derechos de tutela anual
    • Tiempo parcial: 980€ de Derechos de Inscripción y 570€ de derechos de tutela anual.
  • A partir del segundo año y hasta finalizar la tesis debería abonar los derechos de tutela anual, tiempo completo 1.100€ o tiempo parcial 570€
  • Para poder defender la tesis, el doctorando deberá abonar el depósito de tesis: 1.600€.
  • Expedición del título de doctor: 311€
  • También anualmente se puede solicitar a la Comisión de Doctorado las exenciones parciales de las tasas de doctorado, para los doctorandos que colaboren activamente en grupos Nebrija de investigación, entre otras.
Becas y ayudas

Para más información sobre las becas y ayudas del programa de doctorado, consultar el siguiente enlace: Escuela de Doctorado – Becas y ayudas

Organización


Contacto
Escuela de Doctorado

Universidad Nebrija - Campus de la Berzosa - Calle del Hostal, s/n. 28240 Madrid [email protected]

Director de la Escuela de Doctorado

Juan Arturo Rubio Arostegui [email protected]

Secretaria de la Escuela de doctorado

Ioana Ofileanu [email protected]

Coordinador del Doctorado en Tecnologías Industriales e Informáticas

Dr. Alfonso Sánchez - Macián Pérez - Campus de Madrid-Princesa, C. de Sta. Cruz de Marcenado, 27, 28015 Madrid Tfno.: 91 452 11 01 [email protected]

Coordinador y Comisión académica
Coordinador del programa de doctorado:

Dr. Rafael Barea del Cerro

Comisión académica:

La Comisión académica del programa de doctorado a la que se refiere el Art. 8.3 del RD 99/2011, es la encargada del seguimiento de los doctorandos y será responsable de las actividades de formación e investigación. Esta comisión académica está formada por las siguientes personas:

  • Dr. Rafael Barea del Cerro (Presidente).
  • Dr. Nieves Cubo (Vocal del área de Tecnologías Informáticas).
  • Dr. Jose Luis Olazagoitia (Vocal del área de Tecnologías Industriales).
  • Vacante (Secretario).
Modalidades
  • Estudiantes a Tiempo Completo:
    La duración de los estudios de doctorado será de un máximo de tres años a tiempo completo, a contar desde la admisión del doctorando al programa hasta la presentación de la tesis doctoral.
  • Estudiantes a Tiempo Parcial:
    La comisión académica responsable del programa de doctorado podrá autorizar la realización de los estudios de doctorado a tiempo parcial. Para solicitar esta modalidad, los candidatos tendrán que acreditar alguna actividad laboral. En este caso tales estudios podrán tener una duración máxima de cinco años desde la admisión al programa hasta la presentación de la tesis doctoral.
Lineas de investigación

El Doctorado en Tecnologías Industriales e Informáticas incluye dos líneas de investigación, donde se tratan varios temas de investigación punteros como la recuperación de energía en vehículos, el análisis y fabricación de nuevos materiales o la aplicación de la informática en el entorno espacial, entre otras:

Competencias

Competencias básicas o generales

  • CB11.Comprensión sistemática de un campo de estudio y dominio de las habilidades y métodos de investigación relacionados con dicho campo.
  • CB12. Capacidad de concebir, diseñar o crear, poner en práctica y adoptar un proceso sustancial de investigación o creación
  • CB13. Capacidad para contribuir a la ampliación de las fronteras del conocimiento a través de una investigación original.
  • CB14. Capacidad de realizar un análisis crítico y de evaluación y síntesis de ideas nuevas y complejas.
  • CB15. Capacidad de comunicación con la comunidad académica y científica y con la sociedad en general acerca de sus ámbitos de conocimiento en los modos e idiomas de uso habitual en su comunidad científica internacional.
  • CB16. Capacidad de fomentar, en contextos académicos y profesionales, el avance científico, tecnológico, social, artístico o cultural dentro de una sociedad basada en el conocimiento.

Capacidades y destrezas personales

  • CA01. Desenvolverse en contextos en los que hay poca información específica.
  • CA02. Encontrar las preguntas claves que hay que responder para resolver un problema complejo.
  • CA03. Diseñar, crear, desarrollar y emprender proyectos novedosos e innovadores en su ámbito de conocimiento.
  • CA04. Trabajar tanto en equipo como de manera autónoma en un contexto internacional o multidisciplinar.
  • CA05. Integrar conocimientos, enfrentarse a la complejidad y formular juicios con información limitada.
  • CA06. La crítica y defensa intelectual de soluciones.
Actividades formativas

Procedimiento de control:

Procedimiento para el control del documento de actividades de cada doctorando y la certificación de sus datos

Planificación temporal:

El programa contempla dos tipos de actividades formativas: específicas y transversales

Actividades formativas específicas de este Doctorado

Fecha Actividad formativa Ponente / Formador
23/09/2020 Seminario: 6G: Vision, Requirements, Technical Challenges, Standardization & Implementations. Recording Dr. Shahid Mumtaz
05/10/2020 Seminario: Cooperative localisation in sensor networks via iterated posterior linearisation Dr. Ángel García Fernández
16/10/2020 Seminario: AI Enhanced Intelligent Spectrum Sensing and Spectrum Awareness for 5G and beyond Dr. Miguel López Benítez
19/12/2020 Seminario: Estudio teórico-experimental y diseño de una suspensión regenerativa para motocicletas D. Alejandro González Muñoz
16/02/2021 Presentación del Programa de Doctorado Dr. Alfonso Sánchez-Macián
26/02/2021 Seminario: Magnetismo Aplicado a la Recuperación de Energía Dr. Antonio Hernando
15/03/2021 Seminario: Calculadora de Huella de Carbono Dra. Alexandra Delgado y Dr. Roberto Álvarez
17/03/2021 Seminario: Piezoelectric Energy Harvesting Dr. Mahidur Sarker
25/03/2021 Seminario: Autonomous Vehicles Dr. Francisco Badea / D. Julio Fernández
13-14/04/2021 Introducción a Simulink D. Iñaki Fernández de Bastida
14/04/2021 Introduction to Latex Dr. Ciro Moreno
16/04/2021 Competencias informacionales y recursos documentales I Dña. Pilar Jiménez
20/04/2021 Seminario: Medir para tomar decisiones. Cálculo de huella de Carbono en planes urbanísticos Dr. Mariano Oliveros / Dra. Alexandra Delgado / Dr. Sergio Zubelzu
23/04/2021 Competencias informacionales y recursos documentales II Dña. Pilar Jiménez
28/04/2021 Seminario: Beyond Silicon Machines: The Computers in a New Era Dr. Omar P. Vilela
29/04/2021 Research Plan. Planificación de la Investigación. El Plan de Investigación Dr. Alfonso Sánchez-Macián
12/05/2021 Seminario: NextGear Project Dr. Ingo Kaiser
19/05/2021 Seminario: Metal 3D Printing Dr. Rafael Barea

Actividades formativas transversales de la Escuela de Doctorado

La planificación de las actividades formativas transversales organizadas por la Escuela de Doctorado, se puede consultar en el siguiente enlace: Formación Doctorado

Normativa y procedimientos Guía del doctorando Requisitos de publicaciones para defensa de tesis doctorales

Una publicación en una revista indexada en el índice JCR

Infraestructuras, recursos materiales y servicios de apoyo

Profesorado: Grupo Nebrija de Tecnologías Industriales e Informáticas


Roberto Alvarez Dr. Roberto Álvarez Fernández Doctor en Ingeniería industrial especialidad en ingeniería de los procesos de fabricación. Ingeniero Industrial especialidad en electrotecnia y especialidad en organización de la producción. Profesor acreditado en las figuras de contratado doctor y profesor de universidad privada. 17 años de experiencia docente y 10 años de experiencia investigadora. Cuenta con un sexenio de investigación, más de 500 citas en el Google Scholar Citations, 19 artículos en revistas indexadas en el JCR (Journal Citations Reports) de los cuales 12 corresponden al primer cuartil (Q1). Ha publicado dos libros con la editorial Springer y numerosos capítulos de libros, participaciones en congresos y charlas, tanto nacionales como internacionales. Su línea de investigación se centra en la optimización en el uso de las infraestructuras urbanas y el consumo de energía, incluyendo la actividad industrial, la movilidad y la cuantificación de las emisiones de gases de efecto invernadero debida a dichas actividades. Rafael Barea Dr. Rafael Barea del Cerro Doctor por la UAM, Ingeniero de Materiales por la UPM, Licenciado en CC Físicas y Diplomado en Magisterio por la UCM. Especialista universitario en elementos finitos en problemas térmicos por la UNED. Experiencia investigadora durante más de 10 años en diferentes centros del CSIC y en la Universidad Nebrija. Profesor titular por la ANECA, posee tres sexenios de investigación. Especialidades: procesamiento y caracterización de materiales cerámicos y metálicos, en modelos matemáticos y simulación (redes neuronales, lógica difusa, elementos finitos, modelización de propiedades no lineales de materiales...). Actualmente trabajando en el área de fabricación aditiva en inoxidables y en propiedades mecánicas de aleaciones de magnesio con orientación a la fabricación de piezas de la industria del transporte (aviones, trenes, barcos y automóviles). Francisco Miguel García Dr. Francisco Miguel García Herrero Since 2011, the main research line is the design and implementation of algorithms and hardware architectures for Forward Error Correction (FEC) codes required in modern communication and storage systems, such as flash memories, satellite decoders and long- haul optical fiber-optic networks. The research is focused on:
• Low density binary decoders, LDPC
• Low-density non-binary parity code decoders, NB-LDPC
• Polar codes decoders
• Soft decoding of the Reed-Solomon codes
The objective is to improve the performance of the decoders trying to balance coding gain, throughput, latency and area resources, by means of reducing complexity in decoding algorithms with a negligible loss in error correction. In addition, solutions to mitigate the error floor effect of low complexity algorithms based on majority logic decoding have been studied through real implementations in field-programmable gate array (FPGA) of several decoder architectures.
Related to these topics, more than fifteen articles have been published in journals included in the Journal Citation Reports (JCR) in the field of Electrical and Telecommunications Engineering (Q1-Q2). In addition, a patent for the architecture of a new decoding algorithm for non-binary LDPC codes, which can be applied to fault-tolerant flash memories and other modern storage devices, was registered. All this production is supported by competitive projects of the Spanish Government (3 projects since 2009) and drove international collaborations with the Equipes Traitement de l'Information et Systèmes (Ecole Nationale Supérieure de l’Electronique et de ses Applications), the Department of Electrical and Computer Engineering (University of California) and School of Electrical and Electronic Engineering (University College Dublin). Medium and long term research will continue with error correction decoders and fault tolerance processing architectures for high-performance systems in order to provide new algorithms and designs to satisfy the requirements of demanding areas such as space technology.
Juan Antonio Maestro Dr. Juan Antonio Maestro de la Cuerda Juan Antonio Maestro holds a M.Sc. degree in Physics (1994) and a PhD degree in Computer Engineering from Universidad Complutense de Madrid (1999). He has served both as a lecturer and researcher at several universities, as Universidad Complutense de Madrid, UNED, Saint Louis University and Universidad Antonio de Nebrija, where he currently directs the ARIES research center (http://www.nebrija.es/aries).
His current activities are oriented to the Space field, with several research projects on reliability and radiation protection. In this way, his areas of interest include different subjects as Digital Design, Computer Architecture, High Level Synthesis and co-Synthesis, Fault-tolerance and Reliability. He has co-authored more than 150 publications, both in journals and international conferences, as well as some patents in the field of fault-tolerant digital circuits. He collaborates with universities and research centers worldwide, as Stanford University, the European Space Agency, University College Dublin or the Harbin Institute of Technology.
Jose Luis Olazagoitia Dr. Jose Luis Olazagoitia Rodríguez IP del Grupo de Nebrija de Ingeniería de Vehículos y miembro del Comité Técnico de Producción en Automoción en la ASEPA (Asociación Española de Profesionales de Automoción). Participa además como Experto Técnico en Certificación de proyectos de I+D+i para empresas y para el MINECO.
En la actualidad Profesor y Coordinador de asignaturas en la Escuela Politécnica Superior: “Cálculo de Estructuras”, “Cálculo, Diseño y Ensayo de Máquinas”, “Ingeniería Asistida por Ordenador”, “Teoría de Máquinas”, “Teoría de Vehículos”, “Reglamentación”, “Calidad en la Industria del Automóvil”, “Sistema de Vehículos y Componentes I y II”, “Construcción e Infraestructuras”, “Plantas Industriales”.
Ha sido Responsable del Área de Mecánica Computacional en el Centro de Investigación del Automóvil de Navarra (CITEAN) de mayo de 2009 a mayo de 2012 dirigiendo las líneas de actividad de optimización y análisis estructural, cinemática y dinámica. Investigador principal en el proyecto QUIET y STEAM (Gobierno de Navarra) en “Eliminación de ruidos en sistemas de freno” y “Simulación virtual de la dinámica vehicular centrado en el comportamiento de elastómeros”.
Anteriormente fue Director Industrial, Director Técnico y Director de I+D+i en la empresa PKMTricept SL perteneciente en la actualidad al Grupo LOXIN, de noviembre de 2004 a mayo de 2009. La empresa fabrica manipuladores flexibles basados en cinemática paralela dentro del sector de la máquina herramienta.
Anteriormente fue Administrador de Sistemas de Ingeniería e Ingeniero de Producto de la empresa DANA Spicer Commercial Vehicle System Division en Pamplona, de Junio de 1999 a noviembre de 2004. Responsable de la implantación de la QS9000 en la ingeniería, así como APQP leader en el desarrollo de ejes motrices para camiones de hasta 18 Tn.
Ingeniero Industrial con especialidad Mecánica por la Universidad de Navarra, obtuvo el doctorado en la misma institución en 1999.
Sus intereses científicos se han centrado en la optimización aplicada al diseño de máquinas y mecanismos, con especial interés en los robots de cinemática paralela y máquina herramienta. Entre ellos destaca la aplicación de técnicas de simulación computacional (elementos finitos, cinemática y dinámica, CFD, inteligencia artificial) y validación de las mismas a través de ensayos. Sus intereses también se centran en el campo de la robótica industrial, en la simulación computacional, en el ruido y vibraciones en vehículos, el diseño de frenos y suspensiones, recuperación de energía y en la interacción del vehículo con el entorno.
A raíz de su experiencia práctica industrial e investigadora, tiene amplios conocimientos en diseño CAD, cálculos FEM, simulación multi-cuerpo MDB, inteligencia artificial y en el desarrollo de sistemas embarcados e instrumentación de vehículos para adquisición de datos en campo, desarrollo de pruebas en bancos de ensayos y validación de modelos.

Perfil investigador

Línea de investigación en Tecnologías Industriales:
Grupo Nebrija de Ingeniería de Vehículos (GREEN) Grupo Nebrija de Materiales y Fabricación Avanzada (MOD3RN)
Línea de investigación en Tecnologías Informáticas:
Centro Nebrija de Investigación ARIES

Profesorado externo


Dr. Chris Bleakley Dr. Chris Bleakley Chris Bleakley holds a B.Sc.(Hons) degree in Computer Science (1990) from Queen’s University Belfast and a Ph.D. degree in Electronic Engineering (1995) from Dublin City University. He is currently an Associate Professor in the School of Computer Science at University College Dublin (UCD). His research focuses on computational sensing - algorithms for processing signals from real-world sensors including image, video, speech, audio, ultrasonic, EEG, and radio signals - and fault tolerant computing. To date, he has published over 120 papers and graduated 12 Ph.D. students. Prior to joining UCD in 2003, Dr Bleakley was Vice-President of Engineering with Massana Ltd., a research-lead fabless semiconductor company. Dr Bleakley managed a multi-disciplinary, multi-site team comprising up to 50 engineers to deliver Massanas Gigabit Ethernet over copper Physical Layer Integrated Circuit products. He has also held positions at Accenture, Broadcom Eireann, and BIS Beecom. Dr. Pedro Reviriego Vasallo Dr. Pedro Reviriego Vasallo Pedro Reviriego received the MSc and PhD Hons. degrees in telecommunications engineering from the Technical University of Madrid, Madrid, Spain, in 1994 and 1997, respectively. From 1997 to 2000, he was an R&D engineer with Teldat, Madrid, working on router im plementation. In 2000, he joined Massana to work on the development of Ethernet transceivers. During 2003, he was a visiting professor with the Universidad Carlos III de Madrid, Leganés, Spain. From 2004 to 2007, he was a distinguished member of the technical staff with LSI Corporation, working on the development of Ethernet transceivers. From 2007 to 2018 he worked at Universidad Nebrija and was part of the ARIES Research Center. He is currently with Universidad Carlos III de Madrid. He is the author of numerous papers in international conference proceedings and journals. He has also participated in IEEE 802.3 standardization activities. His research interests include fault-tolerant systems, communication networks, and the design of physical-layer communication devices. He is a senior member of the IEEE. Dr. Pedro Reviriego Vasallo Dra. Ana Romero Doctora en Ingeniería Industrial por la Universidad de Castilla La Mancha. Colaboración en varios proyectos de investigación y en proyectos de innovación docente, participación en más de 18 congresos en el ámbito nacional e internacional y en numerosas publicaciones en revistas científicas internacionales. Premio Airbus al mejor proyecto fin de carrera y obtención de becas competitivas. En la actualidad es profesora ayudante doctora en la Universidad de Castilla La Mancha.

Empleabilidad


Las áreas de investigación de este programa tienen un alto potencial de inserción laboral

Ingeniería del Automóvil

Así, por una parte, dentro del área de Tecnologías Industriales, la Ingeniería del Automóvil es una línea creciente en España. Este sector genera aproximadamente el 10% del PIB y además representa un 17% de las exportaciones del país. Las plantas de producción españolas se encuentran entre las más automatizadas de Europa, con unos altos índices de inversión. En temas de I+D, el sector cuenta con una importante red de centros y clusters de automoción, existiendo 34 centros tecnológicos relacionados con la producción de vehículos. Lo mismo se puede decir de la línea de Materiales, sobre la cual existe un cada vez mayor interés por parte de la industria. El perfil de Materiales es uno de los más demandados a nivel internacional, con una gran proyección en temas de investigación, innovación y desarrollo.

Investigación en Informática Espacial

Por otra parte, el área de investigación en Informática Espacial aporta un gran número de posibilidades para la formación de los doctorandos y su inserción en el mercado laboral. Las áreas de tecnología son habitualmente de las más demandadas, y donde se requiere un mayor número de profesionales bien formados. En concreto, la Informática destaca por su gran transversalidad, estando presente en la mayoría de aplicaciones industriales: desde los sistemas puros de computación hasta las aplicaciones Espaciales, pasando por la automatización de procesos.

Investigación y Desarrollo de empresas

Los egresados podrán desarrollar su carrera profesional en los departamentos de Investigación y Desarrollo de empresas relacionadas con las tecnologías industriales e informáticas. Los centros tecnológicos o de investigación y Universidades son otra salida profesional para los egresados de este programa

Convenios


Organismos y entidades Descripción convenio
Centro de Investigaciones Energéticas Medioambientales y Tecnológicas (CIEMAT) Convenio de Cooperación Educativa relativo a la Colaboración en los estudios De Grado/ Postgrado
Centro de Investigaciones Energéticas, Medioambientales y Tecnológicas (CIEMAT) Convenio Marco de Colaboración
Centro superior de Investigaciones Científicas (CSIC) Convenio Cooperación Educativa para el desarrollo de programas de Doctorado
Instituto Nacional de Técnica Aeroespacial Esteban Terradas (INTA) Convenio marco de colaboración en el campo de la investigación científica y el desarrrollo tecnológico
Instituto Nacional de Técnica Aeroespacial Esteban Terradas (INTA) Convenio específico de colaboración para la creación de una unidada conjunta de investigación (Joint Research Unit sobre investigación en sistemas electrónicos
Universidad Complutense de Madrid (UCM) Instituto de Magnetismo aplicado (IMA) Contrato de investigación Instituto de Magnetismo aplicado
Centro Stirling Convenio marco de colaboración para la concesión de una beca para el personal investigador en formación
Centro Stirling Convenio marco de colaboración en relación con programas académicos, culturales o de formación

Investigadores


Investigadores en formación becados

Becas de Investigación Nebrija Financiadas por el Vicerrectorado de Investigación
  • Aranda Barjola, Luis A
  • Bowen Aguayo, Lincoln E
  • Iniesta Barbera, M Carmen
  • Sanchez Avila, David
  • Clar, Francesc
  • Gonzalez Muñoz, Alejandro
  • Mohseni, Zeynab
  • García Alonso, María Sonsoles
  • Díaz Luque, Omar
  • Gear, Kyle W.
Becas de Investigación Nebrija Adscritas a proyectos
  • Beca Cátedra Corbera, Sergio. Cátedra Global Nebrija-Santander en Transporte Sostenible.
  • Contrato Predoctoral MINECO. Ramos Amo, Alexis. Design, implementation and test of fault tolerance techniques on multi-core systems for on-board Space applications (RadMultiCore)", ESP2014-54505-C2-1-R.
  • Gonzalez Toral, Ricardo. Ministerio de Economía y Competitividad de España. "Space Ethernet Physical Layer Transceiver (SEPHY)", Horizon 2020 (European Commission).
  • Kiani, Vahdeneh. Ministerio de Economía y Competitividad de España. "Space Ethernet Physical Layer Transceiver (SEPHY)", Horizon 2020 (European Commission).

Tesis Doctorales defendidas

Diseño e implementación en vehículo de una suspensión electromagnética para la recuperación de energía
  • Doctorando: Carlos Rafael Gijón Rivera.
  • Fecha de lectura: 09 de febrero de 2023.
  • Resumen:

    En los últimos años el estudio de sistemas EHSA (Energy Harvesting Shock Absorber) ha sido desarrollado de forma amplia y aparece como una solución viable para la recuperación de energía en sistemas de suspensión. Sin embargo, los trabajos realizados hasta la fecha se realizan en condiciones de prueba y con prototipos de laboratorio, no habiendo llegado de forma exitosa a los vehículos de calle. En la actualidad no existe una metodología probada que permita comparar los distintos sistemas EHSA presentados hasta la fecha, por lo que se vuelve indispensable plantear una serie de normas y pasos que permitan establecer condiciones similares para comparar de forma justa los sistemas y tener elementos de decisión en cuanto a la mejor opción. Así, tras el análisis de los distintos modelos y trabajos existentes en la bibliografía, con distintos grados de libertad, condiciones de terreno, entradas de excitación; se propone en este trabajo una metodología que permita estudiar dichos sistemas en condiciones equiparables.

    Por otro lado, los sistemas EHSA aplicados a suspensiones deben responder a los requerimientos mínimos de un amortiguador automotriz, basada en parámetros como tipo de carretera, tipo de vehículo y manufactura del amortiguador con valores promedio del factor de amortiguador entre 1 y 5 kN, con estos parámetros se asegura cumplir con las demandas mínimas de confort y seguridad en una suspensión automotriz. Por lo que, una muy buen primera aproximación es alcanzar las prestaciones de esta suspensión comercial con un sistema EHSA. Por lo tanto, en este trabajo se profundiza en emular a través de un husillo de bolas una suspensión comercial explorando diferentes estrategias electrónicas de ajuste para obtener las mismas prestaciones en cuestión de seguridad y confort. Una de las dificultades para la adopción de los sistemas EHSA es que es necesario sustituir todo el sistema de suspensión de los vehículos actuales. En este sentido, la presente tesis propone el uso de un sistema EHSA basado en cuatro barras que puede instalarse en paralelo con cualquier sistema de suspensión, con pequeños cambios, permitiendo una recuperación de energía constante, a la vez que el sistema de recuperación de energía de cuatro barras (Four Links vi Energy Harvesting Shock Absorber) muestra ventajas sobre otros sistemas EHSA, principalmente por su facilidad de montaje, de esta forma resulta de interés modelar, simular e implementar el sistema en un vehículo comercial como un sistema alterno en la recuperación de energía, lo que representa una opción de fácil montaje en vehículos comerciales como un sistema híbrido entre el sistema convencional y el sistema de eslabonamiento con un ajuste de parámetros basados en la metodología propuesta.

    A través de pruebas en banco nos permitieron validar la viabilidad del sistema EHSA para posteriormente realizar pruebas en un vehículo comercial.

    Podemos decir que en este trabajo de tesis se ha hecho mucho énfasis en el método para asegurar que la implementación permita la menor cantidad de iteraciones para alcanzar un objetivo establecido con elementos de innovación.

    Publicaciones:
    • Gijón-Rivera, C., Olazagoitia, J.L. (2020). Methodology for Comprehensive Comparison of Energy Harvesting Shock Absorber Systems. Energies 2020, 13(22), 6110.
    • Reyes-Avendaño, J.A.; Moreno-Ramírez, C.; Gijón-Rivera, C.; González-Hernández, H.G.; Olazagoitia, J.L. (2021). Can a Semi-Active Energy Harvesting Shock Absorber Mimic a Given Vehicle Passive Suspension? Sensors 2021, 21, 4378.
Design and Implementation of a Fault Tolerant QPSK Transceiver for SRAM-Based FPGA Satellite Applications
  • Doctorando: Kyle Wesley Gear.
  • Fecha de lectura: 24 de octubre de 2022.
  • Abstract:

    In space applications, radio communications are a vital technology for the transmission of data back to ground level, and of these the QPSK modulation scheme has been used in some applications, with trends towards more flexible systems such as software-defined-radio. As such the modulation components have been gradually shifting from the analogue space to the digital space, with recent years showing increases of FPGA based implementations of these systems, enabling an even greater degree of flexibility.

    Lately, commercial off-the-shelf (COTS) based satellite systems have been increasing in use, particularly in smaller satellites, where financial, power and area budgets are limited. A current trend in these COTS components is to increase component density and functionalities. This however, makes the devices more susceptible to the effects of radiation-induced errors caused by ionising radiation which is prevalent in the space environment. Energetic particles can collide with the device transistors and can lead to effects such as single event upsets (SEUs) which is an error that modifies the memory cells. Without design consideration regarding these effects, COTS components cannot be used by themselves.

    The effects of radiation can be mitigated using costly manufacturing processes. However, low-cost COTS based projects likely cannot afford these expensive pieces of hardware, therefore a radiation hardening by design approach is usually followed. For short development times and large designs, a modular redundancy technique can be used, which is a general approach but uses a large amount of area and power resources. however, the general approaches are not always feasible, therefore another option is to study the system's properties and behavior to devise ad-hoc protection schemes with lower overhead.

    It is this method that is being proposed in this thesis: a modular approach is taken in that the design is broken up into small sub-components, with each considered individually to design novel custom ad-hoc radiation protection techniques combined with traditional solutions, of a QPSK-based transceiver, implemented in COTS hardware.

    The proposed protection techniques presented are:

    • An ad-hoc protection for the QPSK Modulator system exploiting the trigonometric properties of the system output.
    • An ad-hoc protection technique for the QPSK demodulator using a reduced DMR and trigonometric based protections of a CORDIC based DDS system.
    • An ad-hoc protection technique for a CIC interpolator (up-conversion) which calculates the predicted output in parallel to the main circuit.
    • An ad-hoc protection technique for a CIC interpolator that analyses the filter output.
    • An SEU accumulation error prevention scrubbing technique, utilizing novel testing methodologies, which scrubs FPGA configuration memory based on the potential for causing errors, when SEUs exist but cause no observable error.

    These techniques have been developed to provide a trade-o_ between the resource overhead required for introducing soft error mitigation and the end result of error detection rate.

    The effectiveness of the above techniques have been evaluated through extensive testing including fault injection campaigns, and in terms of resource usage and error detection rate.

    The scrubbing methodology has been verified by using an FPGA based design to provide data, and a computer simulation to explore the effects and performance. The construction of the QPSK based transceiver is used as an example of how to build up the final system combining a flexible set of traditional techniques and novel ad-hoc approaches.

  • Publicaciones:
    • Gear, K. W., Sánchez-Macian, A., Garcia-Herrero, F. & Maestro, J. A. (2020), 'Two Behavioural Error Detection Techniques for the Cascaded Integrator-Comb Interpolation Filter Implemented on FPGA', Circuits, Systems and Signal Processing 39(11), 5529-5542.
    • Gear, K. W., Sánchez-Macián, A. & Maestro, J. A. (2021), 'Reduced Length Redundancy Adaptive Protection for the Cascaded Integrator-Comb Interpolation Filter on FPGA', Microelectronics Reliability 118, 114043.
    • Gear, K. W., Sánchez-Macián, A. & Maestro, J. A. (2022), 'An Analysis of FPGA configuration Memory SEU Accumulation and a Preventative Scrubbing Technique', Micro- processors and Microsystems 90, 104467.
Design, Implementation, and Characterization of Custom RISC-V Soft-Core Processors for Future Communication Networks
  • Doctorando: Yao-Ming Kuo.
  • Fecha de lectura: 29 de septiembre de 2022.
  • Abstract:

    In recent decades, new hardware requirements and data processing challenges have arisen with the massive increase of small and portable electronic devices for IoT, Industry 4.0, and nanosatellites. On the one hand, the devices require low-power consumption due to their small form factor; on the other hand, the onboard data processing must be fast enough to attend to the tasks without significant delay in communication. However, this is a difficult challenge today since most portable devices only have a general-purpose processor with a limited and small instruction set. Therefore, full-custom HW architectures are still used in complex and critical applications in these portable devices, but at the expense of more logic utilization and power consumption in our design.

    Taking advantage of the hardware reconfiguration capacity of FPGAs, it is possible to disable the components we are not using in real-time and, in this way, decrease the power consumption of the whole system. Additionally, operational costs can be significantly reduced, and the flexibility of the nodes to adapt to future heterogeneous standards and communication protocols can be improved. Therefore, applications tend to migrate from ASICs due to all the benefits mentioned above. However, ASICs are still better than FPGAs in some aspects, and engineers must make much effort to reduce the gap between them to make the FPGAs feasible to implement architectures in these devices.

    Therefore, this thesis explores the possibility of executing specific applications and algorithms on top of customized soft-core processors without needing full-custom HW architectures and, simultaneously, meeting the real-time constraints that traditional general-purpose processors cannot afford. In this way, power consumption can keep as low as possible in these portable devices since we are not introducing additional HW for each specific task.

    Critical contributions and solutions have been made in this thesis to solve all the challenges in future communication networks, identifying the main bottlenecks in applications such as classical cryptography, PQC, and ECCs, which are essential in every small and portable device today.

  • Resumen:

    En las últimas décadas, han surgido nuevos requisitos de hardware y desafíos de procesamiento de datos con el aumento masivo de dispositivos electrónicos pequeños y portátiles para IoT, Industria 4.0 y nanosatélites. Por un lado, los dispositivos requieren un bajo consumo de energía debido a su pequeño factor de forma; por otro lado, el procesamiento de datos a bordo debe ser lo suficientemente rápido para atender las tareas sin demoras significativas en la comunicación. Sin embargo, este es un desafío difícil hoy en día, ya que la mayoría de los dispositivos portátiles solo tienen un procesador de uso general con un conjunto de instrucciones pequeño y limitado. Por lo tanto, las arquitecturas de HW completamente personalizadas todavía se usan en aplicaciones críticas y complejas en estos dispositivos portátiles, pero a expensas de una mayor utilización de lógica y consumo de energía en nuestro diseño.

    Aprovechando la capacidad de reconfiguración hardware de las FPGAs, es posible deshabilitar en tiempo real los componentes que no estamos usando y, de esta forma, disminuir el consumo de energía de todo el sistema. Además, los costos operativos se pueden reducir significativamente y se puede mejorar la flexibilidad de los nodos para adaptarse a futuros estándares heterogéneos y protocolos de comunicación. Por lo tanto, las aplicaciones tienden a migrar desde los ASICs debido a todos los beneficios mencionados anteriormente. Sin embargo, los ASICs siguen siendo mejores que las FPGAs en algunos aspectos, y los ingenieros deben hacer un gran esfuerzo para reducir la brecha entre ellos para que las FPGAs sean atractivas como plataforma de implementación.

    Por lo tanto, esta tesis explora la posibilidad de ejecutar aplicaciones y algoritmos específicos sobre procesadores soft-core personalizados sin necesidad de arquitecturas HW full-custom y, al mismo tiempo, cumplir con las restricciones de tiempo real que los procesadores tradicionales de propósito general no pueden permitirse. De esta manera, el consumo de energía puede mantenerse lo más bajo posible ya que no estamos introduciendo HW adicional para cada tarea específica.

    En esta tesis se han diseñado arquitecturas para aplicaciones críticas de las futuras redes de comunicación, identificando los principales cuellos de botella en aplicaciones como la criptografía clásica, post-cuántica y sistemas de corrección de errores modernos, que son esenciales en todo dispositivo pequeño y portátil en la actualidad.

  • Publicaciones:
    • Y. -M. Kuo, F. Garcia-Herrero, O. Ruano and J. A. Maestro, "RISC-V Galois Field ISA Extension for Non-Binary Error-Correction Codes and Classical and Post-Quantum Cryptography," in IEEE Transactions on Computers, doi: 10.1109/TC.2022.3174587.
    • Yao-Ming Kuo, Francisco Garcia-Herrero, Oscar Ruano, Juan Antonio Maestro, Flexible and area-efficient Galois field Arithmetic Logic Unit for soft-core processors, Computers and Electrical Engineering, Volume 99,2022,107759,ISSN 0045-7906.
    • Y.-M. Kuo, F. Garcia-Herrero, and J. A. Maestro, “Versatile risc-v isa galois field arithmetic extension for cryptography and error-correction codes,” 2021.
Diseño e Implementación de Técnicas de Tolerancia a Fallos para el uso de un Microprocesador en Misiones Espaciales
  • Doctorando: Alexis Ramos Amo
  • Fecha de lectura: 18 de mayo de 2018.
  • Resumen:

    Desde el inicio de la carrera espacial, la informática y la electrónica que forman parte de este sector han experimentado un gran y rápido avance, convirtiéndose además en una pieza importante de las misiones actuales. No obstante, a medida que esta tecnología ha evolucionado, también lo han hecho los retos a los que tiene que enfrentarse como por ejemplo, los errores producidos por la radiación cósmica. Es por esto, que nuevas y eficientes técnicas de protección son necesarias en los citados sistemas para hacer posible su correcto funcionamiento en un entorno espacial.

    Tradicionalmente, esta tarea se ha realizado mediante procesos de fabricación que crean versiones protegidas de los transistores y otros elementos que componen la plataforma electrónica. A este proceso se le conoce como protección (RadHard). Esta técnica da buenos resultados de fiabilidad pero es costosa de fabricar, lo que implica que solo las agencias espaciales y las grandes corporaciones que dispongan de un presupuesto holgado, pueden acceder a ella. Este motivo económico impide por tanto a universidades, centros de investigación y otras instituciones el poder desarrollar sus propias investigaciones espaciales. Como respuesta a este impedimento, en los últimos años ha surgido una nueva alternativa a la fabricación RadHard, que consiste en usar componentes comerciales adaptados a las necesidades del sector espacial mediante técnicas de protección ad-hoc. El uso de esta tecnología conocida como “Commercial-Off-The-Shelf” (COTS), ha supuesto un gran cambio en el diseño electrónico espacial debido al abaratamiento de los costes de diseño y fabricación. Gracias a esto, la barrera económica que impedía a universidades y centros de investigación crear sus propias misiones espaciales está siendo superada. Esto ha propiciado la aparición de nuevas aplicaciones como los satélites de bajo coste del tipo “Nanosat” y los “Picosat”.

    Existen dos formas de implementar el diseño de un circuito electrónico. La primera forma es fabricar un chip en silicio según la especificación. Este circuito recibe el nombre de “Application-Specific Integrated Circuit” (ASIC). La segunda opción es usar una plataforma programable como por ejemplo una “Field Programmable Gate Array” (FPGA). Este dispositivo está formado por celdas que implementan funciones lógicas, así como memorias y otros elementos electrónicos que implementan la función lógica de un circuito descrito mediante un lenguaje de diseño hardware o “Hardware Description Language” (HDL). Las FPGAs destacan frente a los “ASIC” en que son programables, lo que permite modificar el diseño del circuito para hacerlo tolerante a fallos, actualizarlo una vez cargado y reducir el tiempo necesario de implementación. Todas estas características evitan tener que construir un chip en silicio (ASIC), abaratando por tanto los costes.

    Los microprocesadores son una parte crucial en cualquier misión espacial. Desde la carga propia de la misión como pueda ser el instrumental científico, hasta los sistemas de navegación, pasando por los de comunicación con la Tierra, los microprocesadores son usados para múltiples funciones. Existen dos tipos de microprocesadores: los “Soft-Core” o “Soft Processor”, que implementan en una FPGA un diseño descrito en “HDL” y los “Hard Processor”, fabricados en un ASIC. Aquellos que son sintetizados en un dispositivo programable, se ven beneficiados por las ventajas anteriormente mencionadas de las FPGAs, como por ejemplo, la opción de personalización del diseño según las necesidades de la aplicación, o la capacidad de exportación de este a otra placa. Dichos procesadores, igual que cualquier elemento electrónico en un vehículo espacial, deben ser protegidos frente a los efectos adversos de la radiación. Esta protección puede realizarse mediante el uso de una FPGA RadHard, mediante una modificación del diseño, o mediante la combinación de ambas técnicas para lograr una protección mayor.

    La presente tesis aborda el uso de los microprocesadores embarcados en misiones espaciales en FPGAs de tipo comercial, tomando como caso de estudio un “soft processor” de arquitectura RISC-V. Esta arquitectura se distingue por ser abierta, lo que facilita y abarata el desarrollo de un diseño, que junto a otras características propias de ella, la convierte en una candidata ideal para este trabajo. El microprocesador utilizado en los procesos experimentales ha sido implementado en una FPGA. La aportación de la presente tesis radica en dos aportaciones: la primera, en la caracterización de un “soft processor” de arquitectura RISC-V frente a errores aislados para determinar su tolerancia a fallos. La segunda, en la propuesta de dos técnicas de protección de los componentes del microprocesador anteriormente analizado, que usando las ventajas de la implementación en un dispositivo programable, protege dichos módulos de una forma más eficiente que otras soluciones.

  • Publicaciones:
    • Revistas indexadas en JCR:
      • A. Ramos, A. Ullah, P. Reviriego, and J. A. Maestro. “Efficient Protection of the Register File in Soft-Processors Implemented on Xilinx FPGAs”. In: IEEE Transactions on Computers 67.2 (Feb. 2018), pp. 299–304. ISSN: 0018-9340. DOI: 10.1109/TC.2017.2737996
      • A. Ramos, J. A. Maestro, and P. Reviriego. “Characterizing a RISC-V SRAM-based FPGA implementation against Single Event Upsets using fault injection”. In: Microelectronics Reliability 78 (Nov. 2017), pp. 205–211. ISSN: 0026-2714. DOI: 10.1016/j.microrel.2017.09.007
High-Level Methodologies to Implement Energy Efficient Fault Tolerant Registers
  • Doctorando: Ricardo González Toral
  • Fecha de lectura: 6 de abril de 2018
  • Resumen:

    Debido a la continua miniaturización de los componentes electrónicos, su susceptibilidad frente a soft errors inducidos por radiación ha ido aumentando durante los últimos años. Este obstáculo es de vital importancia para el uso de estos elementos en aplicaciones espaciales, ya que se encuentran expuestos a numerosas fuentes de partículas radiactivas. Para compensar esta carencia, a lo largo de los años se han desarrollado numerosas técnicas de tolerancia a fallos. Estas soluciones se clasifican habitualmente en técnicas de prevención de fallos, que emplean componentes resistentes a radiación para prevenir la ocurrencia de errores, y técnicas de mitigación de fallos, que hacen uso de funciones lógicas para detectar o corregir los errores una vez que se han producido. La efectividad de las primeras se está viendo reducida con los avances tecnológicos, mientras que las últimas tienen un efecto considerable en el retardo, el área y el consumo energético del sistema.

    El consumo energético es otro de los grandes desafíos de la electrónica en la actualidad. Debido al auge de los dispositivos alimentados por baterías, la reducción del consumo medio de los circuitos ha adquirido una importancia capital. Esta situación es especialmente relevante para sistemas espaciales, donde la disponibilidad de fuentes de energía es escasa. Dado el reciente interés en el uso de nanosatélites, la importancia de diseñar circuitos capaces de operar a bajo consumo ha aumentado aún más, ya que un factor limitante para estos vehículos es precisamente el consumo. Desgraciadamente, los circuitos que se encuentran en estos satélites también deben contar con medios de protección contra radiación para garantizar el éxito de la misión.

    En esta tesis se evaluará la condición de equilibrio establecida entre área y consumo en registros tolerantes a fallos. A través de un estudio preliminar de varias técnicas de mitigación de soft errors cuyas características son representativas del conjunto, el conocimiento necesario para determinar la efectividad de cada técnica será adquirido.

    Este conocimiento será luego empleado para proponer dos metodologías novedosas destinadas a reducir el consumo energético en registros tolerantes a fallos. La primera de estas se centra en alcanzar una solución de compromiso entre el retardo, el área y el consumo energético que permita al diseñador adaptar la protección del sistema a los requerimientos de diseño. Esta metodología emplea únicamente el número de biestables a proteger y la actividad de cada uno de estos para proponer una solución alternativa.

    La segunda metodología expone la importancia del orden de las entradas de un código de corrección de errores en su consumo energético medio. Basándose en la descripción a nivel de registros y de puertas del sistema, se proponen una serie de pasos a ejecutar para reducir la actividad global del diseño. Aplicando estos pasos, las entradas al codificador se reordenan de forma rápida para reducir el consumo medio del diseño, lo que hace esta metodología adecuada para su uso en registros en sistemas complejos.

    A través de la comprensión previamente adquirida del consumo en registros tolerantes a fallos, se ha desarrollado un estimador de área y consumo para estos sistemas. Este estimador utiliza como entradas la longitud del registro y la actividad media de sus entradas, y proporciona como salidas una estimación del área y el consumo de este registro protegido empleando varias técnicas de tolerancia a fallos. La evaluación de los resultados muestra que los valores predichos por el estimador cometen un error relativo de menos del 5% respecto a los valores determinados a través de la síntesis y simulación del circuito, mientras que el tiempo necesario para obtener estos se ve enormemente reducido.

  • Publicaciones:
    • Revistas indexadas en JCR:
      • R. González Toral, P. Reviriego, J.A. Maestro and C. Argyrides, "A Fast Technique to Reduce Power Consumption on Linear Block Codes Used to Protect Registers", IEEE Transactions on Device and Materials Reliability (ISSN: 1530-4388), 2018 (in press).
      • R. González Toral, P. Reviriego, J.A. Maestro and Z. Gao, "A Scheme to Design Concurrent Error Detection Techniques for the Fast Fourier Transform Implemented in SRAM-based FPGAs", IEEE Transactions on Computers (ISSN: 0018-9340), 2018 (in press).
      • R. González Toral, P. Reviriego, S. Liu and J.A. Maestro, “Reducing the Power Consumption of Fault Tolerant Registers Through Hybrid Protection", IEEE Transactions on Circuits and Systems I: Regular Papers (ISSN: 1549-8328), vol. 65, no. 4, pp. 1293-1302, April 2018.
    • Congresos:
      • R. González Toral, P. Reviriego, J.A. Maestro and Z. Gao, "A Novel Concurrent Error Detection Technique for the Fast Fourier Transform Implemented in SRAM-based FPGAs", Proc. of the RADECS 2016 conference, Bremen (Germany), September 2016.
Design and Implementation of a Fault-Tolerant Star Tracker Image Processing System in an SRAM-based FPGA
  • Doctorando: Luis Alberto Aranda Barjola
  • Fecha de lectura: 17 de enero de 2018
  • Resumen:

    Star trackers are autonomous, high-accuracy electronic systems used to determine the attitude of a spacecraft. Typical star tracker systems can weigh from 1 to 7 kilograms and consume up to 15 watts of power. These technical specifications imply a high demand of weight and power that small spacecraft such as picosats or CubeSats cannot afford. Therefore, classic star trackers are not yet suitable for these smallsat applications.

    In recent years, Commercial Off-The-Shelf (COTS)-based star trackers are growing in importance for low-cost and short-duration missions due to the emergence of the previously mentioned small-size spacecraft. The current trend in COTS electronic devices is to increase component density and functionalities, so they are interesting alternatives to implement complex attitude determination algorithms. However, electronics miniaturization also makes these devices more susceptible to radiation-induced errors caused by ionizing radiation. Energetic particles can collide with the transistors of the device leading to e.g. Single-Event Upsets (SEUs), a type of error that modifies the value of a memory cell. Consequently, COTS components are not fully prepared to operate in space applications.

    In order to mitigate these radiation effects in electronic devices, expensive manufacturing processes can be used. However, this approach is inconsistent with low-cost COTS-based projects, so a Radiation Hardening by Design (RHBD) approach is usually followed. Typically, when the complexity and heterogeneity of the system that is going to be implemented in the COTS component is high, classic protection schemes based on modular redundancy are chosen to shorten development times.

    The main drawbacks of the previously mentioned approaches are related to the high resource usage and power consumption. In this thesis, a divide-and-conquer approach combined with ad-hoc protection techniques is presented to create a fault tolerant image processing system of a COTS-based star tracker. The image processing system has been divided into smaller and less complex modules with homogeneous properties that have been protected using custom techniques. These techniques have been developed to obtain the right balance between the resource overhead added to the unprotected design and the final error detection/correction rate achieved.

    The effectiveness of the combined strategy proposed in this thesis has been validated creating a completely functional image processing system of a star tra-cker. The protected system has been evaluated in terms of resource usage, error detection rate, and reconfiguration rate obtaining positive results. The number of undetected errors achieved is similar to classic redundancy-based approaches, but it uses fewer FPGA resources and requires fewer unnecessary reconfigurations. Moreover, the effect of the undetected errors has been measured to verify that they do not heavily affect the subsequent star identification algorithms. Therefore, it can be concluded that the proposed ``divide-and-conquer'' approach combined with ad-hoc protection techniques can be used to adapt the fault tolerance of a complex system to the mission requirements. In particular, a fault tolerant image processing system based on COTS components has been successfully designed and implemented using this approach.

  • Publicaciones:
    • Revistas indexadas en JCR:
      • L. A. Aranda, P. Reviriego, and J. A. Maestro, "A Comparison of Dual Modular Redundancy and Concurrent Error Detection in Finite Impulse Response (FIR) Filters Implemented in SRAM-based FPGAs through Fault Injection", IEEE Transactions on Circuits and Systems II (ISSN: 1549-7747), Vol. 65, No 3, March 2018, pp. 376-380.
      • L. A. Aranda, P. Reviriego, and J. A. Maestro, "Error Detection Technique for a Median Filter", IEEE Transactions on Nuclear Science (ISSN: 0018-9499), Vol. 64, No 8, August 2017, pp. 2219-2226.
      • L. A. Aranda, P. Reviriego, R. G. Toral, and J. A. Maestro, “Protection Scheme for Star Tracker Images,” IEEE Transactions on Aerospace and Electronic Systems, 2018 (in press).
    • Congresos:
      • L. A. Aranda, P. Reviriego, and J. A. Maestro, “A Fault-Tolerant Implementation of the Median Filter,” in Proc. of the RADECS 2016 Conf., Bremen (Germany), September 19-23, 2016.
      • L. A. Aranda, P. Reviriego, and J. A. Maestro, “Design Placement Guidelines for Single Event Upset (SEU) Minimization in SRAM-based FPGAs,” in XXXII Conf. on Design of Circuits and Integrated Systems (DCIS), Barcelona (Spain), November 22-24, 2017.
Estudio teórico-experimental de sistemas de recuperación de energía en la suspensión de un vehículo automóvil
  • Doctorando: Lincoln Emilio Bowen Aguayo
  • Fecha de lectura: 6 de julio de 2018
  • Resumen:

    Esta tesis contiene un estudio del estado del arte sobre los EHSAs (Energy Harvesting Shock Absorbers) exhaustivo, clasificando cada una de las tecnologías que se presentan en la literatura según el principio de funcionamiento. Se muestran datos de la potencia de los sistemas desarrollados por cada autor, así como también sus eficiencias, su fuerza de amortiguamiento o sus coeficientes de amortiguamiento.

    Los estudios llevados a cabo dentro del contexto de esta tesis están centrados, primero, en plantear una metodología que permita comparar las distintas tecnologías existentes, entre sí.

    En segundo lugar, aplicando esta metodología a los sistemas que mayor impacto han tenido en la literatura, se proponen modelos matemáticos y computacionales para su posterior simulación. En estos modelos se analizan las deficiencias y virtudes de cada sistema lo que permite plantear una propuesta alternativa a las presentadas en la bibliografía.

  • Publicaciones:
    • L. Bowen, J. Vinolas, and J. L. Olazagoitia, “Methodology for comparing the functional performance of energy harvesting shock absorbers,” International Journal of Applied Electromagnetics and Mechanics, vol. 55, pp. 545–564, 2017.
    • L. Bowen, J. Vinolas, and J. L. Olazagoitia, “Banco de ensayo para validar el modelo computacional de un cuarto de coche con amortiguador recuperador de energía,” Dyna, vol. 93, pp. 82–95, 2017.
Metodología Integrada para la Gestión Autónoma del Proceso de Diseño Funcional de una Motocicleta basado en Sistemas Generativos y Técnicas Evolutivas.
  • Doctorando: Sergio Corbera Caraballo
  • Fecha de lectura: 19 de junio de 2019
  • Resumen:

    El diseño de una motocicleta se caracteriza por el alto grado de incertidumbre que rodea a cada decisión, lo que unido al elevado número de disciplinas involucradas desemboca en un proceso complejo y sujeto a una alta cantidad de relaciones de dependencia que hacen difícil de predecir el impacto de cada acción realizada. Este aspecto ha motivado que el actual proceso de desarrollo adquiera una estructura iterativa, basada en una comunicación continúa entre las disciplinas involucradas y fuertemente dependiente de la experiencia del equipo de ingeniería con el propósito de maximizar el número de soluciones satisfactorias en el menor tiempo posible.

    Esta problemática que rodea al actual proceso de diseño funcional es la que ha motivado los objetivos de esta tesis. El trabajo de investigación de esta tesis tiene por objeto establecer las directrices y fundamentos para la construcción de un sistema integrado y autónomo, en el que todas las acciones del proceso sean gestionadas por agentes de decisión de distinta naturaleza matemática y sin requerir intervención humana. De esta forma se pretende dejar atrás las limitaciones del actual proceso y abogar por la construcción de una metodología en la que se potencie la capacidad de exploración, las relaciones de dependencia sean inducidas por el propio sistema y no requieran de la comunicación del equipo de ingeniería y en el que las acciones a ejecutar estén basadas en criterios funcionales y objetivos.

    De todas las fases del proceso de desarrollo de una motocicleta, este trabajo de investigación se centra en la automatización e integración de todas las acciones y evaluaciones inherentes a las fases iniciales del diseño funcional: Diseño Conceptual, las evaluaciones funcionales correspondientes durante la fase de Cálculo y Simulaciones y su representación 3D previa a la fase de Diseño en Detalle. La consecución de este trabajo aporta nuevos conocimientos sobre la aplicación de técnicas de inteligencia artificial, diseño generativo e integrado al mundo de las motocicletas. Finalmente, con objeto de probar la validez y desempeño de la metodología expuesta, se muestra su aplicación al proceso de diseño funcional de una motocicleta de competición.

  • Publicaciones:
    Revistas indexadas en JCR:
    • S. Corbera Caraballo, R. Álvarez Fernández, and J. A. Lozano Ruiz, “Integration of cutting time into the structural optimization process: application to a spreader bar design”, Struct. Multidiscip. Optim. 58, 5 (November 2018), 2269-2289.
    • S. Corbera, JL Olazagoitia, JA Lozano, “Multi-objective global optimization of a butterfly valve using genetic algorithms”, ISA Transactions 63 (July 2016), 401-412
    • S. Corbera Caraballo, J. L. Olazagoitia Rodríguez, J. A. Lozano Ruiz, and R. Álvarez Fernández, “Optimization of a butterfly valve disc using 3D topology and genetic algorithms”, Struct. Multidiscip. Optim. 56, 4 (October 2017), 941-957.
Dr. Rafael Barea del Cerro CONTACTO

Dr. Rafael Barea del Cerro

Coordinador del Doctorado en Tecnologías Industriales e Informáticas Correo electrónico: [email protected]

Actualidad en Tecnologías Industriales e Informáticas


Semana de la Ingeniería de la Escuela Politécnica Superior

Se trataron temas como la Movilidad Inteligente e innovadora, las Nuevas Tecnologías en Ciudades y Redes de Transporte, o la Ciencia para Explicar el Mundo. Terminando con el Foro de Empleo en el que parciparon empresas como Iberdrola, Ikea, Hyunday o Deloitte.